◆そうえば、インテルがNova Lake-Sの一部のコア数を変更するようだ。最多コア数は52コアで変更ないが、その次のクラスのコア数を、42コア(うち14Pコア)から44コア(うち16Pコア)へ変更するらしい。Pコアのコンピュートタイル２つで構成するようだが、14コアだと７個ずつでちょっと腑に落ちなかったが、16コアだと８個ずつで納得できると記事は伝えている。（歩留まりが悪いと７個ずつにして出すという案もあり得ると思うが） Eコアも２チップレット構成で、最多コア品で16コアずつ、次のランクで12コアずつとなっているようだ。あと、LPEコアが４個載ることになっている。つまり、52コア=16Pコア+32Eコア+4LPEコア、44コア=16Pコア+24Eコア+4LPEコアとなる。
また、一昨日にはNova Lake-AXの記事が出ていた。LGA4326ソケット(37.5mm x 56.5mm)でNova Lake-SのLGA1954の倍以上のサイズと見られている。巨大化の原因は、iGPUと見られており、Xe3pアーキテクチャを用いたCrescent Islandという推論用GPUが載るようだ。Xeコアを48個備えているとのこと。画像処理用としても強力な処理能力と思われる。
ちょっと変わって製造関連の話題。Broadcomによると、AIシステムのサプライチェーンでは、光トランシーバ―用の小型プリント板(パドルカード)がボトルネックとなっているようだ。大きくは３つのボトルネックがあり、ひとつはウェハ(チップ)であることは間違いないが、シリコンフォトニクスで用いるレーザーの製造能力と、そのコネクタ用プリント板の納期が長くなっているらしい。先々週にはTSMCの製造能力がボトルネックと言っていたような気がするが、２つ増えたようだ。
パドルカードと呼ばれるこの小型のプリント板(PCB)は、精密な部品で、信号線の途中でインピーダンスが不整合を起こすと、波形が歪んで正確な伝送が出来なくなってしまうため、インピーダンスを保証した設計と製造が求められる。100Ω系や50Ω系などと言うが、ストリップライン構造をとる場合は、配線幅とグランド面からの距離と絶縁体の比誘電率で決まる。線路間のクロストークノイズなどを考慮すると間隔も考慮する必要がある。これらの要求を満たすには、ビルドアップ工法で製造することになるが、実はプロセッサの基板も同じ工法で作られる。とくにHBMを搭載するようなCoWoS-Lは配線の仕様は近いのではないかと思われる。つまり、パドルカードとプロセッサの基板が製造ラインの取り合いになっていると見られる。納期に影響が表れており、６週間が６ヶ月となっているようだ。
レーザーモジュールも、InPダイオードの製造がボトルネックになっており、６インチウェハで大量生産できるメーカーは限られているらしい。AIデータセンターでは高温環境で連続波(CW)が要求されるため、レーザー光源を冗長にする対応がとられており、1+1冗長となると単純に２倍のレーザー光源が必要となるようだ。InPダイオードメーカーは何社かあるようだが、たとえばNVIDIAが出資しているCoherentやLumentumが、１社からの受注分で手いっぱいになってしまうと、他のメーカーへ回る分は少なくなってしまい、調達がボトルネックとなる。
全てが１チップに収まる半導体の製造であれば、TSMCが製造装置を拡充すれば生産量は増えるが、パッケージングの世界は部品を持ち寄ることで成り立つため、どこかが滞ると最終製品に行きつかない。これまでもよりも、より緊密な国際協調が求められるようになると思われる。
